靜態(tài)RAM的基本構(gòu)造塊是SRAM存儲(chǔ)單元。通過升高字線的電平觸發(fā)存儲(chǔ)單元，再通過位線對(duì)所觸發(fā)的存儲(chǔ)單元進(jìn)行讀出或?qū)懭?。在靜態(tài)CMOS存儲(chǔ)器中，存儲(chǔ)單元陣列將會(huì)占去整個(gè)存儲(chǔ)器芯片面積的一半以上，在一些大容量的SRAM中，這個(gè)比例還要更大一些。因而減小存儲(chǔ)單元的面積變得尤為重要。一方面我們希望單元面積越小越好；而另一方面隨著存儲(chǔ)單元面積的減小，單元的穩(wěn)定性又會(huì)逐漸變差。那么所謂的存儲(chǔ)器它是靠什么原理來存儲(chǔ)數(shù)據(jù)的呢？

   
我們可以在同一坐標(biāo)系中做出兩個(gè)反相器的電壓傳輸特性曲線，如圖1所示。兩條曲線共有三個(gè)交點(diǎn)：A、B與C，其中A、B兩點(diǎn)表示電路工作在穩(wěn)態(tài)，而C點(diǎn)則意味著電路處于亞穩(wěn)態(tài)（C點(diǎn)代表反相器電壓傳輸特性曲線上的轉(zhuǎn)折電壓）。假設(shè)此時(shí)電路偏置在C點(diǎn)，若噪聲使得Vin的電位值有一個(gè)很小的變化δ，由于在轉(zhuǎn)折電壓附近反相器的電壓增益大于1，這個(gè)變化值經(jīng)過兩個(gè)反相器的不斷放大，會(huì)導(dǎo)致電路逐漸偏離C點(diǎn)而最終穩(wěn)定在A點(diǎn)（或B點(diǎn)）。當(dāng)電路處在A點(diǎn)（或B點(diǎn)）所對(duì)應(yīng)的穩(wěn)態(tài)時(shí)，由于電壓增益小于1，即使有很大的電位偏移，這種偏移也會(huì)逐漸減小而消失。其變化過程如圖1(b)所示。由上面的分析我們可以看出，交叉耦合的反相器構(gòu)成了一個(gè)雙穩(wěn)態(tài)的電路，兩個(gè)穩(wěn)定狀態(tài)正好與邏輯“1”、邏輯“0”相對(duì)應(yīng)。因此這種電路結(jié)構(gòu)被用作數(shù)據(jù)存儲(chǔ)電路。它完全可以實(shí)現(xiàn)對(duì)數(shù)字信號(hào)的存儲(chǔ)與非破壞性讀出。
 
 
 關(guān)鍵詞：SRAM